去加重复用器

• 可将 J-BERT N4903B 码型发生器的数据速率扩展至 28.4 Gb/s
• 针对 8 分接调节正向和反向去加重（可选）
• 适合共模和差模的内部干扰叠加
• 不影响由 J-BERT 生成的抖动
• 可添加时钟/2 抖动
• 电气空闲
• 通过 USB 在 J-BERT N4903B 用户界面上进行控制
 

研发和测试工程师在表征串行接口时，可使用配有去加重选件的 M8061A 2:1 多路复用器，将 J-BERT N4903B 码型发生器的数据速率扩展至 28.4 Gb/s。M8061A 提供已校准的 4 分接去加重（可扩展至 8 分接）、内置干扰叠加和时钟/2 抖动注入，可获得***的接收机表征结果。M8061A 是一个 2 插槽 AXIe 模块，通过 USB 在 J-BERT 用户界面上进行控制。

M8061A 的应用示例：
• 光收发信机，例如 100GBASE-LR4、-SR4 和 -ER4，32G 光纤通道
• SERDES 和芯片间接口，例如 OIF CEI
• 背板、电缆，例如 100GBASE-KR4、-CR4
• 下一代计算机总线，例如 PCI Express ® 4
使用 8 分接来仿真发射机去加重
不少多千兆位串行接口使用发射机去加重，旨在补偿使用（在发射机和接收机端口之间）印刷电路板或电缆传输电信号时引起的信号质量下降。研发和测试工程师在实际条件和*坏情况下表征接收机端口时，需要使用码型发生器和可调的 4 分接去加重，以便**地仿真发射机去加重。M8061A 可与 J-BERT N4903B 结合使用，如下所示。

图 1 中的文字：该设置显示了如何使用 M8061A 和 J-BERT N4903B 以高达 28.4 Gb/s 的速率进行发射机去加重仿真。（4 分接去加重能力，1 个前光标和 2 个后光标）

利用去加重技术对测试设置和夹具所引起的信号质量下降进行去嵌入
*大程度地降低测试环境带来的影响是一项艰巨的任务，特别是在比特率超过 20 Gb/s 时。为了对电缆、测试夹具、适配器等引起的信号质量下降进行去嵌入，通常会使用去加重技术。M8061A 是**具备 8 分接去加重能力和 28.4 Gb/s 数据速率的仪器，能够**地补偿信号质量下降。

PCI Express 是 PCI-SIG 的注册商标